香港最快开奖结果直播

智能系统设计趋势将如何改变芯片设计方法?

发表于: 2019-09-11 

  对于5G、汽车自动驾驶、智能感知、语音交互、机器视觉和深度学习等系统开发者而言,大规模系统设计涉及到从IP/SoC设计、验证仿真到封装和板级设计的一系列复杂流程,这些挑战首先对EDA工具提出了更高的要求。

  在不久前Cadence公司举办的CDNLive 2019大会上,智能系统设计 (Intelligent System Design)战略被设置为主题,其

  8个核心议题也反映出目前设计业的关切:先进工艺设计实现与Signoff、系统设计与验证、模拟和混合信号设计、PCB设计与封装、处理器IP、汽车电子解决方案及系统级仿真。

  而与往届不同的是,本届大会首次组织了一个“设计者展会”,邀请了Cadence在全球的32家产业伙伴,其中包括代工厂、系统公司、Tensilica算法及系统合作伙伴、汽车电子的合作伙伴,这也反映出EDA和芯片、系统设计在生态上的关联愈趋紧密。

  Cadence公司副总裁,中国及东南亚地区总经理徐昀表示,基于客户支持,Cadence目前在中国占据EDA市场领先地位。四海图库看图区。之前公布的一季度财报显示,Cadence中国市场营收占全球10%以上,是全球第二大市场。中国也是Cadence投入最大也最期待的市场,这些投入包括成立亚太总部、研发中心和南京分公司等。在有关设计趋势和方法的主题演讲之后,CDNLive 2019技术评委会主席Nvidia公司郑清源为本年度CDNLive的优秀论文获奖者颁奖。

  Cadence总裁Anirudh Devgan指出,在人工智能时代下,要重新思考芯片底层设计和架构,以此来最大程度优化硬件性能。他认为,

  智能系统在芯片性能上关注的是模拟和数字的计算加速以及不同制程节点上的可靠性,在设备上关注的是电磁、热等影响的合规以及安全软件的吞吐量,而在智能性能上则关注终端设备的智能化以及突破性的用户体验。

  数据正在成为市场的驱动力,诸如机器学习和深度学习、整合系统优化、汽车及工业、5G和边缘计算、分布式及云计算等这些应用都是系统设计的主要推手。除了继续基于核心的EDA和IP产品以及云资源确保精确的芯片设计外,Cadence正在将智能系统设计的服务范围扩大到系统创新和广泛的智能应用上,通过计算软件来构建能力。

  清华大学教授魏少军表示,就AI应用而言,随着应用需求的不断升级,深度学习的算法以及相应的硬件架构越来越多,在

  现有的包括ASIC、FPGA、CPU在内的芯片种类中,还没有能够同时发挥出软硬件双重性能的

  ,而能够实现这一要求的芯片类型将是软件定义芯片,即通过算法和硬件设计的融合,获得更小的延时、更高的能效和算力。

  下一代芯片设计的重要方向是算法和硬件的协同设计,芯片智慧化的关键在于如何让算法和软件自动演进,

  虽然目前还没有实现,但他相信基于这一设计理念的芯片未来几年将会实现。“智慧化不可逆,芯片算力是支撑,而软件和算法是关键,但芯片智慧化目前还不够,”魏少军说,“我们需要探索新的芯片架构,来正真实现智慧化,这会有一个过程,而现在业界已经开始启动。”

  ”的概念。依图在今年5月发布的全球首款云端视觉推理AI芯片questcore(求索)就集成了依图的视觉算法。在性能方面,一块求索芯片能够支持50路摄像头智能视频分析的算力,一台1U服务器就可以支撑约200路摄像头进行实时视频全解析,其性价比是市面上最先进的英伟达方案的5到10倍。

  “这是芯片领域一次标志性的尝试,也是依图将算法与芯片设计强耦合理念的一次成功落地,”朱珑说。他认为智能密度是加速智能文明到来的关键。智能密度在宏观维度上说,即单体智能要向群体智能进化,以智慧城市建设为例,摄像头数量从1个提升到1万个,那么可实现的应用空间则会更加广阔,才可以从可记录、可识别的低阶智能,发展到可关联、可预测,甚至可规划的高阶智能;从微观维度上,只有算力的大幅提升,才能带来具有高性价比的基础设施,就芯片而言,则是单位面积能实现的智能算力。所以,

  只有当芯片、算法、算力协同发展,才能推动智能密度的提升,这是基础设施提升的关键,也是推动智能水平跃迁、加速智能文明到来的重中之重。

  Cadence allegro 2层STM32最小系统主板全流程PCB实战实战视频